Harvard-Architektur

aus Modellbau-Wiki, der freien Wissensdatenbank

Schematische Darstellung der Harvard-Architektur. Daten und Befehle liegen in separaten Speichern und können parallel in die Rechenwerke geladen werden.

Die Harvard-Architektur ist ein Schaltungskonzept zur Realisierung besonders schneller CPUs und Signalprozessoren (s.a. Mikrocontroller ), bei dem der Befehlsspeicher physikalisch vom Datenspeicher getrennt ist. Der Vorteil dieser Architektur besteht darin, dass Befehle und die zugehörigen Daten in einem einzigen Taktzyklus in das entsprechende Rechenwerk geladen werden können. Bei einer klassischen Von-Neumann-Architektur (http://de.wikipedia.org/wiki/Von-Neumann-Architektur) sind hierzu mindestens zwei aufeinanderfolgende Taktzyklen notwendig. Die Harvard-Architektur wurde zunächst überwiegend in RISC-Prozessoren konsequent umgesetzt. Moderne Prozessoren in Harvard-Architektur sind in der Lage, parallel mehrere Rechenwerke gleichzeitig mit Daten und Befehlen zu füllen. Bei Signalprozessoren der C6x-Familie von Texas Instruments ist dies beispielsweise für bis zu acht Rechenwerke möglich.

Eine bedeutende Erweiterung der Harvard-Architektur wurde von der amerikanischen Firma Analog Devices Anfang der 1990er Jahre durch die Einführung der SHARC-(Super-Harvard-Architecture) (http://de.wikipedia.org/wiki/SHARC)-Technologie vorgenommen, bei der die genannten Speichersegmente als Dual-Port-RAMs (http://de.wikipedia.org/wiki/Dual-Port-RAM) ausgeführt sind, die kreuzweise zwischen den Programm- und Daten-Bussen liegen.

Die Bezeichnung Harvard-Architektur wird auch auf Prozessoren in herkömmlichen von-Neumann-Systemen angewendet, deren Prozessoren zwar einen gemeinsamen Hauptspeicher für Code und Daten verwenden, diese jedoch in unterschiedlichen Caches platzieren.

Hinweis